搜索结果: 1-4 共查到“计算机系统结构 VLSI”相关记录4条 . 查询时间(0 秒)
基于多水平方法，设计并实现了一种VLSI剖分系统（Multilevel-based VLSI Partitioner，MVP）。介绍了MVP系统的结构框图、处理流程及模块功能。MVP系统的多水平剖分程序引入图核到粗化阶段，谱图论到初始剖分阶段，群智能到投影优化阶段，得到了无向赋权图更优的剖分。MVP系统特点体现在VLSI线网到无向赋权图的转换，避免了剖分算法直接在VLSI线网上进行剖分，提高了VL...
VLSI高层综合设计中的调度和互连
VLSI 调度 DVS
2009/5/7
VLSI高层次设计技术是近年来系统设计自动化研究的主要方向，高层次综合设计是高层次设计技术的关键，其主要任务是调度和互连。该文介绍了若干基本的调度和互连算法，提出将DVS技术应用于高层次综合设计中，实现在满足任务行为的约束条件下，动态改变时钟的速度和电源电压达到降低功耗的目的，制定了可行的研究实施方案。
一种高效的H.264 CABAC解码器的VLSI结构
H.264/AVC CABAC解码器 大规模集成电路
2009/1/18
提出一种H.264/AVC中基于上下文的自适应二进制算术编码（CABAC）解码器的硬件设计方法，在采用并行结构的基础上，给出了一种高效的VLSI实现方案．采用两级有限状态机结构控制宏块解码过程，并通过对残差系数存储器的定时清零解决了数据存储耗时的问题，大大降低了解码控制的复杂度，从而提高解码速度，达到每1至2个时钟解出1比特．仿真结果表明，该方案能满足H.264/AVC main profile ...
一种高速并行FFT处理器的VLSI结构设计
蝶形单元 块浮点 流水线
2008/11/27
在OFDM系统的实现中，高速FFT处理器是关键。在分析了基4按时域抽取快速傅立叶变换(FFT)算法特点的基础上，研究了一种高性能FFT处理器的硬件结构。此结构能同时从四个并行存储器中读取蝶形运算所需的4个操作数，极大地提高了处理速度。此结构控制单元简单，便于模块化设计。经硬件验证，达到设计要求。在系统时钟为100MHz时，1024点18位复数FFT的计算时间为13μs。