搜索结果: 1-12 共查到“计算机工程 Cache”相关记录12条 . 查询时间(0.016 秒)
Low Cost Dynamic Architecture Adaptation Schemes for Drowsy Cache Management
Drowsy cache Architecture Adaptation Low Power Leakage Reduction Dynamic Schemes
2014/12/8
Energy consumption and speed of execution have long been recognized as conflicting requirements for processor design. In this work, we have developed a low-cost dynamic architecture adaptation scheme ...
用于减少远程Cache访问延迟的最后一次写访问预测方法
Cache一致性协议 远程Cache失效 写突发 最后一次写访问 自降级
2016/7/15
为减少远程Cache访问延迟，提高共享存储系统的性能，提出了一种新的基于程序内在写突发特性的最后一次写访问预测方法，并对一个具体的目录协议进行了改造，以支持该预测方法。通过预测Cache块的最后一次写访问并提前对其进行降级，处理器能直接从主存中读取数据，从而减少了远程Cache访问所需的一个网络跳步数。与当前基于指令的预测方法相比，该方法能极大减少存储开销。基准测试程序的评测结果表明，该方法能获得...
采用预测校正的动态可重构指令Cache
高速缓冲存诸器 动态重构 预测校正 低功耗
2017/1/14
本文提出一种兼顾性能与功耗的cache最优参数检索算法.通过运行时反馈的cache评价指数,预测校正cache参数检索空间与检索顺序，在保证检索效率的同时，提高结果的准确率.该算法可以减少穷举法近80%的迭代次数；同时以损失部分效率为代价，提高降维检索法13.4%的全参数准确率以及40%的容量参数准确率.
一种低功耗动态可重构cache方案
嵌入式系统 cache 低功耗 动态可重构
2009/9/18
嵌入式系统中，处理器功耗是十分受关注的,研究表明嵌入式系统中cache存储器的功耗占处理器总功耗的30%～60%。为此提出一种低功耗动态可重构的cache方案Tournament cache，该cache方案通过在传统cache结构的基础上增加三个计数器和一个寄存器，在程序运行的过程中，根据计数器统计的结果动态调整cache的相联度，使得相联度在1、2或4路之间变化，以适应不同程序段的需要，从而降...
多核处理器片上Cache的选择性复制策略
对称多处理器 选择性复制 高速缓冲
2009/8/13
在统计分析8个典型测试程序的模拟运行的基础上，提出在多核处理器的私有L1上对部分只读共享数据进行复制以加快访问速度，对读-写共享数据采用“原地通信”策略，以减少一致性开销，针对其中的“写无效化共享标记”问题提出一种更简单的解决方法。从模拟实验的统计分析可知，采用这2种策略可获得比传统策略更小的平均访问时延和更高的空间利用率。
混合Cache的低功耗设计方案
Cache 可重构 低功耗
2009/7/29
在嵌入式处理器中，Cache的功耗所占的比重越来越大。为降低嵌入式系统中混合Cache的功耗，引入一种基于程序段的重构算法——PPBRA，并提出一种新的基于分类访问的可重构混合Cache结构，该方案能够根据不同程序段对Cache容量的需求，动态地分配混合Cache的指令路数和数据路数，还能够对混合Cache进行分类访问，过滤对不必要路的访问，从而实现降低混合Cache的功耗的目的。Mibench仿...
多核多线程处理器二级Cache预取结构的设计
多核多线程 二级Cache 命中率
2009/7/23
合理的设计二级Cache是有效地减少多核多线程处理器存储器访问延迟的方法。针对现有的多核多线程处理器，讨论了二级Cache的混合预取结构设计方案。通过详细设计和仿真分析，结果表明混合预取结构可有效提高处理器的整体性能。特别是采用不命中混合预取结构的二级Cache性能更佳，适合满足此类结构的多核多线程处理器需求。
基于指令Cache作废的多核处理器同步技术
多核处理器 作废 同步技术
2009/7/15
共享存储多核处理器中“忙-等待”技术常用来实现锁或栅栏等同步操作，这些典型的同步机制通常受限于较长的同步延迟和资源竞争等问题，导致扩展性较差，且需要不时进行访存操作，影响正常存储器访问操作，加剧对存储系统的带宽需求。提出了一种用于同步数据触发结构多核处理器的基于指令Cache作废的同步技术，同步时作废将执行的指令Cache行导致取指失效，向L2 Cache发送取指请求，L2 Cache中设置相应的...
片上多处理器中的Cache压缩和接口压缩
片上多处理器 Cache压缩 接口压缩
2009/2/12
提出一种简单的基于频繁值和频繁模式的压缩方法，给出结合Cache压缩技术和接口压缩技术的片上多处理器结构。全系统的模拟结果表明Cache压缩技术和接口压缩技术能提高片上多处理器中Cache的有效容量和pin的有效带宽，从而提高系统的性能。实验表明只采用Cache压缩技术平均能提高10%的性能，只采用接口压缩技术平均能提高5.5%的性能，同时采用Cache压缩技术和接口压缩技术平均能提高12%的性能...
“龙腾”R2微处理器Cache单元的设计与实现
高速缓冲存储器 一级Cache 二级Cache Cache一致性
2008/3/6
合理的组织一个多级的高速缓冲存储器（Cache）是一种有效的减少存储器访问延迟的方法。本文提出了一种设计32位超标量微处理器Cache单元的结构，讨论了一级Cache、二级Cache设计中的关键技术，介绍了Cache一致性协议的实现，满足了“龙腾”R2微处理器芯片的设计要求。整个芯片采用0.18um CMOS工艺实现，芯片面积在4.1 mm×4.1 mm之内，微处理器核心频率超过233 MHz ，...
一种新的Cache优化方法——部分Cache局部性方法
2007/12/28
Cache的性能优化在高性能计算中起着非常重要的作用.传统的cache优化方法(如分块方法)存在着一些缺陷. 而RISC和超标量等技术的引入为cache的优化提供了新的途径. 本文在分析RISC处理器的特点的基础上,提出了"部分cache局部性"方法.实践表明,该方法有很好的优化效果,且易于实现.
基于新型Cache一致性协议的共享虚拟存储系统
共享虚拟存储系统 基于锁的Cache一致性协议 域存储一致性模型
2007/12/27
介绍了一个基于新型Cache一致性协议的共享虚拟存储系统JIAJIA. 与目前国际上具有代表性的共享虚拟存储系统相比,JIAJIA采用了基于NUMA的结构,能够把多个机器的物理地址空间组织成一个更大的共享虚拟地址空间.此外,JIAJIA实现了一种基于锁的新型一致性协议,通过附带在锁上的write-notice来维护一致性,从而避免了传统的目录协议中由目录引起的存储开销和系统复杂度.利用一些被广泛使...