工学 >>> 计算机科学技术 >>> 计算机工程 >>> 计算机元器件 计算机处理器技术 计算机存储技术 计算机外围设备 计算机制造与检测 计算机高密度组装技术 计算机工程其他学科
搜索结果: 1-15 共查到计算机工程 FPGA相关记录31条 . 查询时间(0.125 秒)
针对部分并行结构的准循环低密度校验(QC-LDPC)码译码器,提出了一种将译码准码字存储在信道信息和外信息存储块中的高效存储方法,该方法不需要额外的存储块来存储译码准码字,能够减少译码器实验所需的存储资源数量,并且有效降低了译码电路的布线复杂度。在Xilinx XC2V6 000-5ff1 152 FPGA上的实验结果表明,提出的QC-LDPC码译码器设计方法能够在降低系统的BRAM资源需求量的同...
基于冗余容错思想,设计基于现场可编程门阵列的双CPU容错控制器。该容错控制器在故障情况下可通过回溯重载进行故障判定和系统性能恢复,控制器控制律在传感器失效时能进行自我重构。仿真结果表明,该容错控制器通过冗余CPU的切换和控制律的重构实现了系统故障情况下的容错纠错功能。
建立了一种基于硬件加速器FPGA 和指令集模拟器ISS对嵌入式系统功能进行软硬件协同验证的方法。针对此方法的实现,分析了协同验证过程中软硬件交互技术,并给出总线功能模型BFM结构及其实现方法。经实例验证分析表明,基于FPGA和ISS的协同验证方法,在对嵌入式应用系统验证中与其他几种常用方法比较具有较明显的优势。
针对可编程器件在数字系统设计领域日益显现的重要性,分析了基于现场可编程门阵列(FPGA)的硬件设计的质量保证方法,指出必须对FPGA设计进行充分的验证以提高相应产品的可靠性。从验证方法和方法学角度阐述了验证平台的发展趋势,比较了当前主流的验证方法学,基于Synopsys VMM方法提出并实现了一种层次化的通用验证技术,运用该技术搭建的验证平台已在工程实践中得到应用,验证结果表明,在保证平台通用性的...
针对传统总线PCI存在的问题,提出异步FIFO存储转发模式的串行RapidIO-PCI转接桥方案,介绍RapidIO高速总线的体系结构及其性能优势,根据PCI和RapidIO协议,给出转接桥关键部分结构的设计,并在FPGA上的进行验证与实现。实验结果表明,该方案是有效的。
针对通用异步收发器(UART)的特点,提出一种基于FPGA芯片的嵌入式设计算法,其中包括状态机设计技术和层次设计方法,实现了数据传输的全双工收/发功能,设计了UART的功能测试电路。结果表明,该设计具有可编程收/发数据位数和提供功能扩展等优点。
为了使JPEG2000能应用到便携产品中,采用了高效存储结构的硬件实现方案,并设计了相应的寄存器组和控制逻辑。仿真结果表明所设计的块编码器能够在0.256s内完成对一幅512×512的灰度图像的编码。
介绍一种利用计算机打印口调试ALTERA的FLEX10K系列FPGA的方法。对于没有ALTERA的Quartus软件的设计者,该方法可以在一定程度上弥补MAX+PLUSIIl软件没有SignalTap逻辑分析功能的不足。
介绍了基于FPGA设计的三相PWM发生器。该发生器具有灵活和可编程等优点,可应用于交流电机驱动用的三相电压源逆变器。实验结果验证了本设计的有效性。
介绍了以FPGA为核心芯片的高速图形采集系统,图形采集频率可达13.5MHz。在该系统中,还采用了PHILIP公司最新推出的视频A/D芯片SAA7111,将电视信号转换成数字信号,并由FPGA作为控制器将数字信号存入256KRAM,以便DSP芯片根据需要进行预处理,提取有用数据。
亚科鸿禹科技有限公司(HyperSilicon)于近日在北京推出名为StarFire-V340的新型FPGA原型验证系统,推动国内原型验证行业更上一个新的台阶。该公司原有的StarFire系列主要针对各类型视音频SOC的设计验证,被国内外设计公司广泛采用累计达50多套。这款新的StarFire-V340系列继承了StarFire系列的大部分优点,在容量、灵活性和性能指标方面有了进一步提高,同时支持...
FPGA避免微处理器过时     FPGA  微处理器  过时       2009/8/4
器件供应商降低制造成本的一个方法是中止老产品,这样做就导致微处理器过时。那些微处理器核的多个版本与集成外围器件的混合使情况更加复杂,对于特殊处理器的结构引起器件过剩。通过把外围设备整合至有微处理器的裸片,供应商可以把微处理器用于大批量的专门应用。(文中提到的“微处理器”指整个元件,包括处理器核与集成的外围设备)。由于应用和标准随着时间的推移而发展,微处理器设计的狭窄市场使得微处理器更加容易过时。本...
基于FPGA的DES加密芯片的设计     DES  FPGA  Verilog语言       2009/7/21
通过对DES加密原理的分析,推导出了DES的算法公式,通过对算法中核心部分的数学分析和化简,借助Verilog语言与C语言编程以及EDA设计软件的帮助,实现了DES算法的FPGA条件下的重构设计,同时对密钥的动态管理提出了新的设计方案。最后,通过对设计结果的功能仿真和测试分析,论证了整个设计过程的正确性。
可信计算框架的核心是称为可信平台模块(Trusted Platform Module)的可信芯片。提出一种新型设计理念,尝试在FPGA芯片上自主设计TPM内部的微处理器及指令系统,从最底层保证芯片安全性。作为先期可行性研究,设计实现了具有相对完善的指令系统的16位微处理器,为了验证其对外围设备接口的可操作性,针对内藏T6963C液晶屏和4位动态共阴数码管分别设计出相应输出接口模块,使程序执行结果得...

中国研究生教育排行榜-

正在加载...

中国学术期刊排行榜-

正在加载...

世界大学科研机构排行榜-

正在加载...

中国大学排行榜-

正在加载...

人 物-

正在加载...

课 件-

正在加载...

视听资料-

正在加载...

研招资料 -

正在加载...

知识要闻-

正在加载...

国际动态-

正在加载...

会议中心-

正在加载...

学术指南-

正在加载...

学术站点-

正在加载...