搜索结果: 46-58 共查到“计算机科学技术 微处理器”相关记录58条 . 查询时间(0.411 秒)
异步微处理器设计方法研究
异步电路 微处理器 时钟网络 握手协议
2008/5/9
随着半导体工艺的发展,同步微处理器面临的时钟分布、功耗、设计复杂性等问题日益突出,异步微处理器得到广泛的研究和关注。在分析异步握手协议与控制部件的基础上,总结了异步微处理器设计的主要方法,详细阐述了异步控制器综合、基于传统同步设计工具的异步设计方法、去同步技术等热点问题,并介绍了典型的异步微处理器。
32位RISC微处理器FPGA验证平台设计与实现
微处理器 FPGA 验证平台 VxWorks操作系统
2008/3/6
微处理器的验证工作是一项复杂而重要的工作。针对传统的FPGA验证在板级验证过程中存在不能快速定位错误和调试方法单一等问题,同时结合“龙腾R2”微处理器的验证需求,设计了“龙腾R2”微处理器的FPGA验证平台,在该验证平台上成功进行了指令和VxWorks操作系统的测试。实践表明该验证平台大大缩短了验证周期,整个验证平台原理清晰,结构简单,扩展灵活、方便。
“龙腾”R2微处理器Cache单元的设计与实现
高速缓冲存储器 一级Cache 二级Cache Cache一致性
2008/3/6
合理的组织一个多级的高速缓冲存储器(Cache)是一种有效的减少存储器访问延迟的方法。本文提出了一种设计32位超标量微处理器Cache单元的结构,讨论了一级Cache、二级Cache设计中的关键技术,介绍了Cache一致性协议的实现,满足了“龙腾”R2微处理器芯片的设计要求。整个芯片采用0.18um CMOS工艺实现,芯片面积在4.1 mm×4.1 mm之内,微处理器核心频率超过233 MHz ,...
兼容MIPS指令集的超标量微处理器的ALU设计
ALU设计 超标量微处理器 容MIPS指令集
2008/3/6
本文介绍了一种兼容MIPS指令系统的32位超标量微处理器IP核(简称BSR03)的设计。重点讨论了其中的32位先行进位ALU的设计,以及对补码数与无符号数算术运算的溢出、进位、借位、比较等问题的处理方法。BSR03采用自顶向下的层次设计方法,用VHDL语言进行描述,用Active-HDL6.1进行仿真、验证,用synplify pro7.1进行综合,设计符合预定的结果。
RISC微处理器中I/O子系统设计的一种优化方法*
微处理器 I/O子系统 FIFO IOSS
2008/3/3
低效率的访存操作是限制微处理器性能提高的一个关键因素。提出了I/O子系统(IOSS)设计中一种优化的模型,阐述了该模型提高访存效率的机制,分析了这种模型协调微处理器与存储器之间速度差异的作用。Verilog仿真、综合和静态时序分析的结果表明该设计达到了预定的要求。目前龙腾Ⅱ微处理器已经进入后端流程,不久将使用0.18μm的工艺进行流片。
北京大学微处理器研究开发中心
北京大学 微处理器研究开发中心 计算机科学技术 微电子学
2008/1/11
北京大学微处理器研究开发中心(MPRC:Micro Processor Research and Development Center of Peking University)是北京大学重点支持的研究中心之一,成立于2001年2月。MPRC充分利用北京大学在计算机科学技术与微电子学方面的优势,以发展中国自主的微处理器事业为己任。目前,在程旭教授的领导下,中心成员包含研究人员、访问学者和研究生已经...
LS SIMD阵列微处理器的控制逻辑设计
SIMD阵列微处理器 控制逻辑 指令流水线 三组指令并行
2007/12/24
首先介绍了LS SIMD阵列微处理器的三种并行性:数据并行、流水线并行和指令的并行执行.针对这三种并行性,阐述了控制逻辑的设计.
微处理器体系结构级测试程序自动生成技术
2007/11/2
Zhu D, Li T, Guo Y, Li SK. Microprocessor architectural automatic test program generation. Journal of
Software, 2005,16(12):2172-2180.DOI:
10.1360/jos162172 http://www.jos.org.cn/1000-9825/16/2172...
高性能微处理器微体系结构级功耗模型及分析
微体系结构 功耗模型 模拟器 低功耗设计
2007/11/1
基于Itanium 2微处理器体系结构提出单时钟和多时钟域两种基准模型;对处理器的电路级特性进行微体系结构级抽象,建立了参数化的峰值功耗估算模型;提出事件调度算法,实现了多时钟域处理器系统的行为级模拟;以IMPACT工具集作为模拟引擎实现了处理器的动态功耗模拟模型.与其它同类模型Wattch相比,该模型能够支持多时钟系统的模拟,峰值功耗估算精度高了约3%,而模拟速度提高了42%.通过实验说明了多时...
高性能微处理器的微体系结构能量有效性
高性能微处理器 微体系结构 能量有效性尺度
2007/11/1
降低处理器的能量消耗,提高能量使用的有效性是高性能微处理器进一步发展的关键问题.传统的依靠工艺改进降低功耗的方法已经不能满足功耗增长的要求.线路层、门层等低层能量优化方法已经得到广泛研究.更高层次的微体系结构层、编译层和应用层的优化是更有效的优化方法,但是现在一直缺乏很好的比较微体系结构能量有效性的尺度.该文给出了比较微体系结构能量有效性的方法,提出微体系结构能量有效性尺度Metricarch.作...
推断与推测技术在现代高性能微处理器设计中的应用研究
指令级并行性 推断与推测 超标量 超长指令字
2007/11/1
在现代高性能微处理器设计中,推断和推测成为开发指令级并行性ILP(Instruction Level Parallelism)的两种重要技术途径.推断的目的是打破程序间固有的控制流程,将控制相关转变为数据相关,使指令级并行性识别从一个基本块扩大为一个超块.推测执行是为打破分支或访存引起的相关问题而进行的操作,进一步分为控制推测和数据推测.控制推测的目的是打破分支和其他操作间的相关性,进而由编译器在...
云南—北京大学微处理器工程研究中心成立
昆明理工大学 北京大学 微处理器 电子设计
2006/7/18
西安交大高性能浮点RISC微处理器研制成功
西安交通大学 高性能浮点RISC微处理器
2004/11/22
中广网西安2004年11月22日消息 记者从西安交大获悉:集成度约300万管的32位高性能浮点RISC微处理器在该校研制成功,该成果采用国内研发的指令系统,具有完全自主知识产权。