搜索结果: 61-75 共查到“计算机元器件”相关记录142条 . 查询时间(2.593 秒)
龙芯2E北桥的显示控制器设计及性能分析
显示控制器 北桥 龙芯
2009/7/30
为了以最优的资源、最少的带宽，实现龙芯系统中可用的显示控制器，介绍一种集成了显示控制器的龙芯2E北桥及显示控制器的设计和实现，并讨论了测试数据分析和性能优化工作。测试结果表明，集成了简单的显示控制器的龙芯2E系统完全能满足低端应用的要求。
一种低功耗DCT硬件结构的设计
离散余弦变换 分布式算法 低功耗
2009/7/30
提出一种基于CSD编码的向量内积分布式计算结构CDA，将其应用于二维离散余弦变换(DCT)硬件设计，利用DCT变换矩阵的编码特点减少设计中加法器的数量及移位累加树的带宽。该结构在Chartered 0.13 μm工艺库上进行设计和综合，共用了31 528个晶体管和1 024 bit存储器，具有低功耗与高性能的特点，适用于图像视频等要求低功耗、实时处理的领域。
混合Cache的低功耗设计方案
Cache 可重构 低功耗
2009/7/29
在嵌入式处理器中，Cache的功耗所占的比重越来越大。为降低嵌入式系统中混合Cache的功耗，引入一种基于程序段的重构算法——PPBRA，并提出一种新的基于分类访问的可重构混合Cache结构，该方案能够根据不同程序段对Cache容量的需求，动态地分配混合Cache的指令路数和数据路数，还能够对混合Cache进行分类访问，过滤对不必要路的访问，从而实现降低混合Cache的功耗的目的。Mibench仿...
Implementation of a New Self-Tuning Fuzzy PID Controller on PLC
Fuzzy PID controllers relative rate observer self-tuning mechanisms
2009/7/28
In this study, the self-tuning method for fuzzy PID controllers that has been developed in a previous study of the authors is implemented on PLC in order to control some standard processes formed on F...
Ota-C Based Proportional-Integral-Derivative (PID) Controller and Calculating Optimum Parameter Tolerances
PID controller operational transconductance amplifier optimum parameter tolerances
2009/7/27
Proportional-integral-derivative (PID) controllers are one of the most important control elements used in the process control industry. In practice, operational amplifiers are generally used in analog...
低功耗并行的二维离散小波变换的VLSI结构
离散小波变换 VLSI 提升算法 低功耗
2009/7/23
提出了一种基于提升算法的低功耗并行的二维离散小波变换的VLSI结构。提出结构的同时进行行和列方向的处理，不需要额外的缓存来存储用于列变换的中间变换系数。通过分时复用关键的运算功能模块，该结构同时可以对两行数据进行处理，硬件的利用率达到100%。边界对称扩展通过嵌入式电路实现，大大降低了需要的片上存储器的数量以及对片外存储器的访问，有效地降低了系统的功耗。
基于DSP的直线直流电机数字控制器设计
数字信号处理器 总线隔离 硬件电路设计
2009/7/21
为了实现短行程直线直流电机的位置伺服控制，设计了一种基于DSPTMS320F2812的数字控制器。数字控制器的硬件电路采用总线隔离驱动技术进行了系统扩展，主要对16位双极性A/D转换器、16位双极性D/A转换器和直线位移检测电路的原理及实现方法进行了描述。实际应用结果表明，基于DSP的数字控制器的硬件设计是合理的，并能可靠的运行。
基于FPGA的DES加密芯片的设计
DES FPGA Verilog语言
2009/7/21
通过对DES加密原理的分析，推导出了DES的算法公式，通过对算法中核心部分的数学分析和化简，借助Verilog语言与C语言编程以及EDA设计软件的帮助，实现了DES算法的FPGA条件下的重构设计，同时对密钥的动态管理提出了新的设计方案。最后，通过对设计结果的功能仿真和测试分析，论证了整个设计过程的正确性。
嵌入式GPS接收机系统的FPGA配置方法研究
现场可编程门阵列 BPI配置 复杂可编程逻辑器件
2009/7/13
给出了嵌入式GPS接收机系统的整体设计，重点研究了系统中FPGA的不同配置方法，提出了利用CPLD和Platform Flash、SPI Flash、Intel NOR Flash实现对FPGA进行不同配置的方法，详细分析了每种配置方法的特点，给出具体的硬件电路设计，并重点研究了利用Intel NOR Flash进行BPI配置的流程以及配置时应注意的问题。这些配置方式在研究的嵌入式GPS接收机系统...
嵌入式通用图形加速芯片的研究与设计
嵌入式微处理器 图形加速芯片 现场可编程门阵列
2009/7/13
研究并设计实现了一种嵌入式通用图形加速芯片。该芯片将图形图像的显示功能完全用硬件逻辑电路实现，把嵌入式微处理器从繁重的图形图像显示处理任务中解放出来，不但提高了图形图像的处理速度，而且改善了系统响应速度和实时性。另外，芯片具有通用的数据、地址和控制总线，能与各种不同的嵌入式微处理器通信，并能作为微处理器寻址空间的一部分而被直接访问，因而具有很强的通用性。详细分析了该图形加速芯片的总体结构设计和各模...
深亚微米SoC芯片的可测试性设计
可测性设计 测试 测试访问
2009/7/10
深亚微米工艺使SoC芯片集成越来越复杂的功能，测试开发的难度也不断提高。由各种电路结构以及设计风格组成的异构系统使测试复杂度大大提高，增加了测试时间以及测试成本。描述了一款通讯基带SoC芯片的DFT实现，这款混合信号基带芯片包含模拟和数字子系统，IP核以及片上嵌入式存储器，为了满足测试需求，通过片上测试控制单元，控制SoC各种测试模式，支持传统的扫描测试以及专门针对深亚微米工艺的，操作在不同时钟频...
哈尔滨工业大学单片机原理课件第六章 MCS-51的定时器/计数器。
支持AltiVec技术的可分裂式加法器研究与设计
加法器 可分裂 先行进位
2009/7/6
AltiVec技术是PowerPC体系结构处理器采用的多媒体向量处理技术。研究和设计了支持该技术的128位可分裂式加法器。该加法器可分裂实现16个字节、8个半字、4个字的并行加法操作。从时序、面积以及验证的复杂度等方面对三种设计方法进行了分析比较。
一类非线性不确定系统的自适应积分滑模控制
自适应控制 积分滑模 不确定系统
2009/6/30
针对一类具有不确定参数的复杂非线性系统，提出了一种自适应积分滑模控制方法。控制器的设计分两步进行：首先，基于被控对象模型构造一个简化子系统，设计出该子系统的一个全局渐近稳定控制律；然后构造一个积分滑模面，设计自适应积分滑模补偿器以处理系统中含有不确定参数的部分，保证了滑模面的可达性和原系统的闭环稳定性。补偿后，系统的完整自适应控制律由简化子系统的控制律加补偿控制器两部分组成。所提设计方法简单，便于...