搜索结果: 91-105 共查到“计算机元器件”相关记录144条 . 查询时间(2.172 秒)
高性能DSP位操作加速器设计
位抽取 位扩展 位加速
2009/4/30
介绍了一种高性能DSP位操作加速器实现方法。该方法通过使用分层位操作电路取代分层MUX选择电路实现位操作加速来减少电路时延，使得位操作加速器的时间复杂度从O(N)降到了O( )。综合结果表明使用该方法设计的32-位位操作加速器有很大的性能提升。
Two New Low Power High Performance Full Adders with Minimum Gates
Full adder XNOR Low power High performance Very Large Scale Integrated Circuit
2010/2/2
with increasing circuits’ complexity and demand to
use portable devices, power consumption is one of the most
important parameters these days. Full adders are the basic block of
many circuits. Ther...
基于ARM的半主动悬架递阶控制器设计
递阶控制 半主动悬架 ARM 控制器
2009/4/29
针对半主动悬架大系统模型的特点，开发了半主动悬架递阶控制器，运用大系统递阶控制策略建立了系统的控制结构，以ARM处理器为核心构筑起悬架控制系统的硬件平台，设计了包括模糊神经网络子系统和协调优化子程序的系统软件，调整半主动悬架系统的阻尼系数，并进行了实车道路试验。结果表明，该控制器可以满足半主动悬架控制系统的要求。
记忆效应非线性功放扩展Volterra模型分析与构建
宽带功率放大器 行为模型 Volterra级数
2009/4/28
通用Volterra级数行为模型由于较高计算复杂性使它受限用于弱非线性放大器。为了减少Volterra级数计算复杂性和级数核系数的数量，本文提出了两种方案：基于正交多项式函数Chebyshev和基于正交多项式函数Laguerre的Volterra级数，推导了Volterra-Chebyshev和Volterra-Laguerre的行为模型数学表达式，并对Volterra- Laguerre模型进行...
基于FPGA的空域精细可扩展编码预处理器
FPGA 精细可扩展编码 预处理器
2009/4/27
FPGA越来越多地应用于各种数字信号处理系统中。针对空域精细可扩展编码算法，提出一种基于FPGA的预处理器设计方案，该编码预处理器占用较少的外部存储空间缓存帧数据，充分利用数据操作之间的并行性和流水性，生成视频数据的多描述码流。FPGA实现结果表明，该预处理器能满足应用空域精细可扩展编码算法的视频压缩传输系统的功能要求和实时性要求。
基于VMT的DDR-SDRAM控制器功能验证
验证模型技术 DDR-SDRAM控制器 VIP技术
2009/4/21
介绍了一种基于验证模型技术(VMT)的DDR-SDRAM控制器的功能验证方案。该方案完成了DDR-SDRAM控制器对DDR-SDRAM模型的读写以及AHB 2.0协议的兼容性验证。VMT的使用加快了验证平台的搭建和验证用例的编写。通过分析自动校对结果、仿真波形和覆盖率报告，实现控制器功能验证的快速收敛。FPGA原型验证进一步证明了该方案的可行性。
基于X86架构的系统虚拟机技术与应用
虚拟机 完全虚拟化 服务器加固
2009/4/17
介绍了基于X86的主流泛虚拟化(Paravirtualization)及完全虚拟化技术(Full-virtualization)尤其是芯片虚拟化技术的支持。描述了两个实现泛虚拟化技术的系统虚拟机Denali及XEN，阐述了完全虚拟化的发展现状，以及支持两种技术结合的解决方案，展望了虚拟机技术的发展前景及其应用。
动态可重构环境下循环计算的位宽优化
动态可重构 循环计算 位宽
2009/2/19
动态可重构技术允许根据计算的运行时情况对硬件处理单元进行重构，使其位宽适合计算的需要。而且，对代表计算密集型任务的循环计算进行位宽的动态优化可达到提高处理性能，减少所消耗的芯片资源和功耗的目的。本文构造了一个处理框架对循环计算的位宽进行动态的优化，包括对循环计算的位宽变化情况进行理论和运行时的分析，以及构造1个位宽管理算法选择重构的时机和对配置文件进行调度。通过对实验结果的分析，证明了我们的方案具...
可配置高速高精度FFT的硬件实现
混合基 乒乓RAM 浮点执行单元 流水线
2009/2/17
提出了一种高速、可变长点、混合基8/4/2、浮点的FFT硬件模块化设计方案。设计方案中，改进了基8/4/2混合基算法，能够处理可变长2N(3≤N≤12)采样点；提出了一种乒乓RAM结构和数据地址的组织，可以同时存、取和处理16个数据，保证处理实时性；采用了超长流水线浮点执行单元，提高了处理结果的精度。目前，该设计已在FPGA上实现，采样点长4k时处理能力为250MSPS。采用0.18μm CMOS...
基于非冗余排序的地址总线的功耗优化编码
低功耗 偏移地址 地址总线
2009/1/23
提出了一种新的低功耗非冗余排序总线编码方法，通过对改进的偏移地址线的动态重排以降低具有高负载的地址总线的功耗．该编码方法根据偏移地址的值域对地址总线的低位进行优化重排，通过高位地址总线传送排序矢量至存储器的地址接收端，相对于传统的地址总线编码方法，具有更低的总线跳变率．实验结果表明，采用所提出的非冗余排序总线编码，地址总线的跳变率降低了88. 2%，功耗减少了76.1%，有效降低了地址总线的功耗．...
一个面积优化的高速RS(255，239)译码器VLSI设计
RS码 流水线结构 Euclid 算法
2009/1/19
基于改进的Euclid算法，提出了一种仅含两个折叠计算单元的结构，并用三级流水线结构整体实现以提高吞吐率．将常规有限域乘法器转化到复合域中实现，降低了芯片的复杂性和关键路径延迟．以RS(255，239)为例，基于TSMC 0.18标准单元库的译码器电路规模约为20614门，在相同纠错能力下，该结构相比较于传统的并行脉动阵列结构，其硬件复杂度可减少60％左右．
Interference Reduction Technique in Multistage Multiuser Detector for DS-CDMA System
Multi-user detection (MUD) multiple access interference (MAI) near-far effect
2010/2/2
This paper presents the results related to the
interference reduction technique in multistage multiuser detector for
asynchronous DS-CDMA system. To meet the real-time
requirements for asynchronous...
ActiveX控件与服务器端对象级交互的探讨和应用
.Net ActiveX javascript
2008/12/11
ActiveX技术在Web应用程序中有着较广泛的运用，但大多数ActiveX控件或者无法与服务器交互，或者交互的范围和程度有限。探讨了在.Net环境下，通过对C#、ASP.NET、XML、javascript的综合使用，实现了ActiveX与服务器端的对象级交互，在不影响系统架构的情况下为系统添加了新元素。最终将其应用到实际的项目开发中，取得了很好的效果。