搜索结果: 1-15 共查到“计算机软件 FPGA”相关记录21条 . 查询时间(0.171 秒)
Performance Benefits of Monolithically Stacked 3-D FPGA
Performance Benefits Monolithically Stacked 3-D FPGA
2015/8/12
The performance benefits of a monolithically stacked three-dimensional (3-D) field-programmable gate array (FPGA),whereby the programming overhead of an FPGA is stacked on top of a standard CMOS layer...
Exploring FPGA Routing Architecture Stochastically
FPGA Routing Architecture Stochastically
2015/8/12
This paper proposes a systematic strategy to efficiently explore the design space of field-programmable gate array (FPGA) routing architectures. The key idea is to use stochastic methods to quickly lo...
Design of an FPGA-based Array Formatter for CASA Phase-Tilt Radar System
Field Programmable Gate Array (FPGA) System Design Data Processing Soft Processor Radar Controller Phased-Arrays
2014/12/8
Weather monitoring and forecasting systems have witnessed rapid advancement in recent years. However, one of the main challenges faced by these systems is poor coverage in lower atmospheric regions du...
FPGA技术在核安全级仪控系统中的应用探讨
IP核现场可编程门阵列 安全级仪控系统 软件开发 过程硬件 描述语言
2014/4/2
FPGA技术因其具有集成度高等特点而得到了快速广泛的应用。在核电站仪控系统数字化升级改造过程中，FPGA技术可否应用、如何应用已成为一项紧迫研究的重要课题。分析了FPGA的技术特点及其应用于核电站仪控系统中面临的挑战，提出了在使用标准、开发过程、设计技术和工具选用等方面可能的应对措施。最后，对FPGA在国内的后续应用进行了探讨。
并行高效BCH译码器设计及FPGA实现
现场可编程门阵列 BCH译码器 仿射多项式 格雷码
2012/3/15
针对并行BCH译码器的特点,采用异或门实现有限域上常系数乘法,从而降低硬件复杂度。先计算部分错误位置多项式,再根据仿射多项式和格雷码理论,进行逻辑运算得到剩余的错误位置多项式,从而减少了系统所占用的资源。在现场可编程门阵列(FPGA)开发软件ISE10.1上进行了时序仿真,验证了该算法时间和空间的高效性。
一种时序优化的通用FPGA装箱算法
现场可编程门阵列 工艺映射 装箱算法 时序优化
2012/3/6
提出一种时序优化的通用FPGA装箱算法。将配置电路与用户电路转化为有向图，解决子图同构问题。将线网延时作为变量，定义关键度，以此为代价函数进行装箱，达到优化时序的目的。在VPR平台上进行实验，结果表明，该算法的时序性能较优，并可应用于不同的可配置逻辑块结构中。
详细研究分析了IMA-ADPCM算法原理及其实现过程,利用FPGA资源消耗低、灵活性强、速度快、性价比突出等优势,使用VerilogHDL硬件描述语言设计并实现了IMA-ADPCM编/解码器.该编/解码器通过了Modelsim仿真测试和Cyclone Ⅲ、Startix Ⅲ、Spartan 6以及Virtex 5等不同系列芯片的下载验证,确保编/解码器的正确性和稳定性.整个设计充分利用了FPGA芯...
介绍了一种基于现场可编程门阵列(FPGA)和多路状态比较的扭矩测量新方法，利用光电式多码道编码盘的旋转角测量功能进行扭矩测量。着重介绍了多码道码盘输出的多路信号的特征和状态细分的方法，并分析了扭矩测量的原理。硬件上采用FPGA来实现逻辑控制和数据的计数、锁存，简化了系统电路。并且把计数和状态信号传输到上位机进行处理显示，以便实时分析扭矩信号的振动。仿真结果验证了该方案可应用于大型机械的动态扭矩测量...
以IEEE-754r这个新的标准为基础给出了一个基于FPGA的十进制浮点乘法器模型.由于新标准的修订和十进制浮点乘法运算的应用广泛性,本模型设计在医疗和金融行业,以及图像处理技术方面具有一定的实际意义.模型采用新型BCD编码及Signed-Digit radix-4算法进行十进制浮点数分解运算.与二进制浮点运算相比,具有运算范围更宽、计算精度更高、应用范围更广等特点.
基于Linux的FPGA数据通信接口驱动设计与实现
Linux系统 ARM 现场可编程门阵列
2009/9/25
针对现场可编程门阵列(FPGA)在嵌入式系统中的应用需求，详细讨论了在嵌入式Linux2.6操作系统环境下，FPGA设备驱动程序的实现方法，通过内存映射机制实现了对FPGA设备的操作，通过阻塞操作提高了系统效率。在参照Linux2.6.15内核源代码中有关数据结构和函数原形的基础上，编写和测试了FPGA设备的驱动程序。该FPGA接口驱动经过长时间的应用和测试，在整个系统中运行稳定。
μC/OS-II内核在FPGA上的硬件化设计与实现
μC/OS-II 实时操作系统 FPGA
2009/8/5
针对操作系统内核占用系统资源的问题，提出了一种新的实时操作系统设计与实现方法。在仔细研究了μC/OS-II后，改进了原μC/OS-II的TCB模块，配合多任务调度状态机构成的硬件调度系统替代了软调度系统，提高了多任务调度性能并将改进的系统内核在FPGA上硬件化。通过修改51内核，设计了多任务映射的堆栈区，解决了51系列微控制器堆栈过小无法运行多任务的问题。
赛灵思推出全新下一代FPGA系列产品开启目标设计平台时代
FPGA系列 目标设计平台
2009/8/4
全球可编程逻辑解决方案领导厂商赛灵思公司（Xilinx (NASDAQ:XLNX)）今天宣布：公司隆重推出全新一代旗舰产品系列-高性能Virtex -6和低成本Spartan -6 FPGA，开启了 “目标设计平台”新时代。新的目标设计平台将帮助系统设计工程师极大地提高生产力， 并将开发成本降至最低。
资源约束的FPGA流水线调度
流水线 模调度 资源约束
2009/7/30
循环是程序中十分耗时的部分，流水线能够加速循环执行但需要大量运算资源。由于FPGA资源有限，将循环代码在FPGA上加速时手动设计流水线不具有实际可行性。该文使用软件流水将循环自动映射到FPGA上，并实现资源约束下的流水线调度。通过探索整个或者局部资源组合空间，可以选择一个性能和面积比较平衡的设计。
MELP解码器系统的FPGA实现
混合激励线性预测 实时 流水线
2009/7/24
低比特率混合激励线性预测（MELP）算法的复杂性使得MELP声码器系统的实时实现比较困难。根据MELP声码器的算法，提出了一种新的基于现场可编程门阵列（FPGA）实现整个解码器系统的单片方案，并在FPGA平台上完成了对整个系统的验证。该系统主要包括NiosII微处理器和自定义IP模块，通过自定义IP弥补了NiosII处理器运算能力的不足。实验结果表明，实现了MELP解码系统的实时处理。